eFuse的测试方法与流程

efuse的测试方法
技术领域
1.本发明涉及一种半导体集成电路制造方法，特别是涉及一种efuse的测试方法。


背景技术：

2.电性可编写的硅化多晶硅熔丝，也称为efuse，由于其易于使用、适合与逻辑cmos结合，而成为了受欢迎的一次性可编程存储器。efuse可以围绕芯片的某些缺陷做善后工作，在芯片中增加这些熔丝无需增加成本，就可以控制各个电路的速度，从而可以管理电路的性能和功耗。此外，还可以利用利用efuse设计以实现电子芯片身份认证(electronic chip id-ecid)，大大的提高了芯片的智能化。
3.efuse是在浅沟槽隔离上由p型硅化多晶硅电阻形成。方形的阴极和阳极由细长的电阻丝相连。电阻丝的一端连着一颗mos晶体管，阴极和阳极的两端分别由测试pad接出。mos晶体管的作用主要是控制熔丝的熔断操作过程，只有在mos晶体管开启的时候，熔丝才有足够大的电流通过，改变熔丝的状态。同时，mos晶体管可以起到限制电流过大的作用。
4.如图1所示，是现有efuse的测试结构的结构图；待测器件(dut)201由efuse101的测试结构组成，所述efuse101的测试结构包括相串联的efuse101和编程晶体管102。图1中，所述efuse101还采用fuse表示，所述编程晶体管102还采用programming transistor表示。
5.通常，所述efuse101的测试结构还包括由金属衬垫形成的阴极和阳极103，所述efuse101和所述编程晶体管102串联在所述阴极和所述阳极103之间。图2的照片中，所述阳极单独用标记103a表示并同时采用anode表示，所述阴极单独采用标记104a表示并同时采用cathode表示。所述efuse采用标记101a表示并同时采用link表示。图2中还显示了形成于所述阳极103a和所述阴极104a的金属衬垫表面的金属触点105。
6.所述efuse101的测试结构包括一个所述efuse101和一个所述编程晶体管102。
7.所述编程晶体管102采用一个nmos。
8.所述efuse101由p型硅化多晶硅电阻组成。
9.所述efuse101形成在浅沟槽隔离上。
10.所述efuse101呈细丝状结构，所述阴极和所述阳极103都呈块状结构。
11.对于efuse测试而言，测量的过程也是一次对efuse进行改写、改变其熔丝状态的过程，此过程是一次性的、不可逆、不可重复。因此，efuse的测量精度显得更加重要。keysight 4082f自动测量仪、keysight b1500测量仪、广立t4100s测量仪等机型可以实现对efuse的编写和测量。
12.现有的测量设备中对待测器件201的电阻(rdut)的设置为两个选项：50欧姆和1m欧姆。而efuse101实际器件的阻抗值rdut与设计、工艺、尺寸等各个因素相关。50欧姆和1m欧姆这两个电阻选项容易出现所示efuse101上的分压过大或过小的情形，从而出现过烧或熔断不足。


技术实现要素：

13.本发明所要解决的技术问题是提供一种efuse的测试方法，能防止测试过程中对efuse进行状态改写时出现熔断不足或过熔断的情形，从而能提高测量精度。
14.为解决上述技术问题，本发明提供的efuse的测试方法包括如下步骤：
15.步骤一、提供待测器件，所述待测器件由efuse的测试结构组成，所述efuse的测试结构包括相串联的efuse和编程晶体管即控制晶体管。
16.步骤二、测量所述efuse的电阻初始值以及所述编程晶体管导通时的第二输出阻抗；由所述电阻初始值和所述第二输出阻抗相加形成待测器件实际电阻。
17.步骤三、提供脉冲发生器，所述脉冲发生器和所述待测器件相串联自带电阻，根据所述自带电阻、所述待测器件实际电阻和待测器件目标电压计算所述脉冲发生器的脉冲电压设置值。
18.步骤四、对所述待测器件的所述efuse进行状态改写，包括：
19.使所述编程晶体管导通。
20.所述脉冲发生器根据所述脉冲电压设置值输出第一脉冲信号到所述待测器件实现对所述efuse的状态改写，所述第一脉冲信号的峰值电压值等于所述脉冲电压设置值，使所述第一脉冲信号加到所述待测器件上的实际电压和所述待测器件目标电压相符，以提升所述状态改写精度。
21.步骤五、测量所述efuse的的电阻后值，通过所述电阻后值判断步骤四的所述状态改变是否彻底。
22.进一步的改进是，所述efuse的测试结构还包括由金属衬垫形成的阴极和阳极，所述efuse和所述编程晶体管串联在所述阴极和所述阳极之间。
23.进一步的改进是，所述编程晶体管采用nmos或者pmos。
24.进一步的改进是，所述efuse由p型硅化多晶硅电阻组成。
25.进一步的改进是，所述efuse形成在浅沟槽隔离上。
26.进一步的改进是，所述efuse呈细丝状结构，所述阴极和所述阳极都呈块状结构。
27.进一步的改进是，所述自带电阻为50欧姆。
28.进一步的改进是，所述脉冲发生器具有两个自带的阻抗选项，两个所述阻抗选项的电阻值分别为50欧姆和1m欧姆，用于选择所述待测器件的电阻。
29.所述脉冲发生器会根据所选择的所述阻抗选项的电阻值以及所述待测器件目标电压设置第二脉冲电压设置值。
30.进一步的改进是，步骤三中，所述脉冲发生器根据一个所述阻抗选项的电阻值和对应的所述第二脉冲电压设置值、所述自带电阻和所述待测器件实际电阻计算所述脉冲电压设置值。
31.进一步的改进是，计算所述脉冲电压设置值的公式为：
[0032][0033]
其中，vset’表示所述第二脉冲电压设置值，vset表示所述脉冲电压设置值，rdut表示所述待测器件实际电阻，rdut’表示一个所述阻抗选项的电阻值。
[0034]
进一步的改进是，vset’等于vf，vf表示用户希望设置的电压值即用户期望电压
值。
[0035]
进一步的改进是，所述efuse的测试结构包括一个所述efuse和一个所述编程晶体管。
[0036]
本发明在测试过程中，对efuse进行状态改写之前，除了测量efuse的电阻初始值外，还测量编程晶体管导通时的第二输出阻抗，利用电阻初始值和第二输出阻抗叠加形成准确的待测器件实际电阻，而后在根据待测器件实际电阻来计算脉冲电压设置值，之后再根据脉冲电压设置值形成第一脉冲信号实现对efuse的状态改写，这样，当efuse和编程晶体管的工艺结构发生改变使电阻初始值和第二输出阻抗发生改变时，第一脉冲信号也会跟着发生改变，最后使得实际加到待测器件上的电压和待测器件目标电压相符，从而能防止出现实际电压小于待测器件目标电压时出现熔断不足以及实际电压大于待测器件目标电压时出现过熔断的情形，能提升状态改写精度，最后能提高测量精度。
附图说明
[0037]
下面结合附图和具体实施方式对本发明作进一步详细的说明：
[0038]
图1是现有efuse的测试结构的结构图；
[0039]
图2是图1对应的照片；
[0040]
图3是现有efuse的测试方法中脉冲发生器和待测试器件的连接图；
[0041]
图4是本发明实施例efuse的测试方法的流程图；
[0042]
图5是本发明实施例efuse的测试方法和现有方法测试得到的efuse的的电阻后值的比较曲线；
[0043]
图6a是图5中曲线302对应的待测试器件的照片；
[0044]
图6b是图5中曲线303对应的待测试器件的照片；
[0045]
图6c是图5中曲线304对应的待测试器件的照片。
具体实施方式
[0046]
由于本发明是在对现有技术问题进行分析的基础上得到的，故在详细介绍本发明实施例之前，先详细介绍现有efuse的测试方法：
[0047]
对efuse进行编写的测试模块为脉冲发生器202(pulse generator unit，pgu)，硬件结构和电路如图3所示：
[0048]
从图3中可以看到，脉冲发生器202由于有不可避免的自带电阻205，因此有50欧姆的电阻即自带电阻205与待测器件串联。50欧姆的自带电阻205对脉冲发生器202输出的脉冲信号有分压的作用，待测器件的实际电压vdut为：
[0049][0050]
为了保证实际施加在待测器件201上的电压不因为50欧姆自带电阻205的分压而发生变化，实际从脉冲发生器202输出的电压值需要通过公式(1)进行计算。在计算脉冲发生器202需要多大的实际输出值的过程中，efuse101的阻抗rdut必须根据电路实际情况做出正确的考虑。如果efuse101的阻抗输入值和实际不相符合，假设阻抗输入值为rdut’，不等于rdut，此时机台由rdut’计算出的脉冲电压值为vset’：
[0051][0052]
由式(1)与式(2)可以得到vset与vset’的关系：
[0053][0054]
考虑到电路中待测器件201的大小，rdut的变化范围为50ohm～1mohm。当rdut》rdut’时，vset’》vset，即efuse101受到的脉冲电压偏大，将可能出现过烧的情况。当rdut《rdut’时，vset’《vset，即efuse受到的脉冲电压偏小，将可能出现烧不断的情况。如果考虑最极限的情况，rdut＝50ohm、rdut’＝1mohm时，vset’＝1/2*vset；rdut＝1mohm、rdut’＝50ohm时,vset’＝2*vset。
[0055]
由上可以看出，现有efuse101的测试方法是通过在50欧姆和1m欧姆这两个值中选择待测器件201的电阻，这仅是一种很粗糙的估计值，往往和待测器件201的实际电阻相差较大，从而容易出现过烧或者熔断不足的情形。
[0056]
如图4所示，是本发明实施例efuse101的测试方法的流程图；本发明实施例中组成待测器件201efuse101的测试结构也请参考图1所示，脉冲发生器202和待测器件201的连接图也请参考图3所示。本发明实施例efuse101的测试方法包括如下步骤：
[0057]
步骤一、如图1所示，提供待测器件201，所述待测器件201由efuse101的测试结构组成，所述efuse101的测试结构包括相串联的efuse101和编程晶体管102。
[0058]
图1中，所述efuse101还采用fuse表示，所述编程晶体管102还采用programming transistor表示。
[0059]
本发明实施例中，所述efuse101的测试结构还包括由金属衬垫形成的阴极和阳极103，所述efuse101和所述编程晶体管102串联在所述阴极和所述阳极103之间。图2的照片中，所述阳极单独用标记103a表示并同时采用anode表示，所述阴极单独采用标记104a表示并同时采用cathode表示。所述efuse采用标记101a表示并同时采用link表示。图2中还显示了形成于所述阳极103a和所述阴极104a的金属衬垫表面的金属触点105。
[0060]
所述efuse101的测试结构包括一个所述efuse101和一个所述编程晶体管102。
[0061]
所述编程晶体管102采用一个nmos。在其他实施例中也能为：或者所述编程晶体管102采用一个pmos。
[0062]
所述efuse101由p型硅化多晶硅电阻组成。
[0063]
所述efuse101形成在浅沟槽隔离上。
[0064]
所述efuse101呈细丝状结构，所述阴极和所述阳极103都呈块状结构。
[0065]
步骤二、测量所述efuse101的电阻初始值以及所述编程晶体管102导通时的第二输出阻抗；由所述电阻初始值和所述第二输出阻抗相加形成待测器件实际电阻。
[0066]
步骤三、如图3所示，提供脉冲发生器202，所述脉冲发生器202具有和所述待测器件201相串联的自带电阻205，根据所述自带电阻205、所述待测器件实际电阻和待测器件201目标电压计算所述脉冲发生器202的脉冲电压设置值。
[0067]
图3中，所述脉冲发生器202中还包括脉冲源203和电压计204。所述自带电阻205还采用input impedance of spgu表示，所述脉冲源203采用pulse source表示，后续的第一脉冲信号206由所述脉冲源203输出，图3中标记206对应的所述第一脉冲信号206为所述脉
冲源203中的脉冲的放大图。
[0068]
所述自带电阻205为50欧姆。
[0069]
所述脉冲发生器202具有两个自带的阻抗选项，两个所述阻抗选项的电阻值分别为50欧姆和1m欧姆，用于选择所述待测器件201的电阻。
[0070]
所述脉冲发生器202会根据所选择的所述阻抗选项的电阻值以及所述待测器件201目标电压设置第二脉冲电压设置值。
[0071]
本发明实施例中，所述脉冲发生器202根据一个所述阻抗选项的电阻值和对应的所述第二脉冲电压设置值、所述自带电阻205和所述待测器件实际电阻计算所述脉冲电压设置值。
[0072]
计算所述脉冲电压设置值的公式为：
[0073][0074]
其中，vset’表示所述第二脉冲电压设置值，vset表示所述脉冲电压设置值，rdut表示所述待测器件实际电阻，rdut’表示一个所述阻抗选项的电阻值。
[0075]
vset’等于vf，vf表示用户希望设置的电压值即用户期望电压值。
[0076]
公式(3)中，由于vset’、rdut’和rdut都是已知值，故通过公式(3)能计算出vset。
[0077]
步骤四、对所述待测器件201的所述efuse101进行状态改写，包括：
[0078]
使所述编程晶体管102导通。
[0079]
所述脉冲发生器202根据所述脉冲电压设置值输出第一脉冲信号206到所述待测器件201实现对所述efuse101的状态改写，所述第一脉冲信号206的峰值电压值等于所述脉冲电压设置值，使所述第一脉冲信号206加到所述待测器件201上的实际电压和所述待测器件201目标电压相符，以提升所述状态改写精度。
[0080]
图3中，显示了所述第一脉冲信号206的峰值电压为vset，所述待测器件201上的分压为所述待测器件201目标电压即vdut。
[0081]
步骤五、测量所述efuse101的的电阻后值，通过所述电阻后值判断步骤四的所述状态改变是否彻底。
[0082]
本发明实施例在测试过程中，对efuse101进行状态改写之前，除了测量efuse101的电阻初始值外，还测量编程晶体管102导通时的第二输出阻抗，利用电阻初始值和第二输出阻抗叠加形成准确的待测器件实际电阻，而后在根据待测器件实际电阻来计算脉冲电压设置值，之后再根据脉冲电压设置值形成第一脉冲信号206实现对efuse101的状态改写，这样，当efuse101和编程晶体管102的工艺结构发生改变使电阻初始值和第二输出阻抗发生改变时，第一脉冲信号206也会跟着发生改变，最后使得实际加到待测器件201上的电压和待测器件201目标电压相符，从而能防止出现实际电压小于待测器件201目标电压时出现熔断不足以及实际电压大于待测器件201目标电压时出现过熔断的情形，能提升状态改写精度，最后能提高测量精度。
[0083]
如图5所示，是本发明实施例efuse的测试方法和现有方法测试得到的efuse的的电阻后值的比较曲线；横坐标表示所述待测器件201的电阻取值，包括三个取值，分别为1m欧姆、待测器件实际电阻和50欧姆；纵坐标为efuse的的电阻后值。图5中还同时给出了efuse的的电阻初始值曲线即曲线301。
[0084]
其中，曲线302表示所述待测器件201的电阻取1m欧姆时的efuse的的电阻后值的曲线；曲线303表示所述待测器件201的电阻取待测器件实际电阻时的efuse的的电阻后值的曲线；曲线304表示所述待测器件201的50欧姆时的efuse的的电阻后值的曲线。
[0085]
可以看出，曲线302的电阻后值偏小以及曲线304的电阻后值偏大，曲线303的电阻后值较为准确。
[0086]
曲线302中，1m欧姆大于实际的待测器件实际电阻，故按照1m欧姆生成所述第一脉冲信号206后，所述efuse101上实际获得的分压会变小，从而出现熔断不足的现象，这会使得电阻后值降低。如图6a所示，标记401对应于未熔断的所述efuse101，标记402则对应于图2中的金属触点105。
[0087]
曲线303中，50欧姆小于实际的待测器件实际电阻，故按照50欧姆生成所述第一脉冲信号206后，所述efuse101上实际获得的分压会增加，从而出现过熔断的现象，这会使得电阻后值增加。如图6c所示，标记402则对应于图2中的金属触点105，标记402a则表示阴极上的金属触点向阳极一侧迁移。
[0088]
由曲线301所示可知，三个数据组的电阻初始值(r_pre)都在100欧姆左右，但开启控制晶体管102将efuse101熔断后的电阻后值(r_post)各不相同：
[0089]
曲线302的数据组a对应的r_post在1000欧姆～10000欧姆，通常以大于5000欧姆作为电阻丝即efuse101熔断的标准，因此部分熔丝是未完全熔断的。
[0090]
曲线303对应的数据组b的r_post在10000欧姆～100000欧姆，所有熔丝都熔断。
[0091]
曲线304对应的数据组c的r_post在1e+8欧姆，所有熔丝都熔断，熔断后阻值偏大。
[0092]
对三种条件下的电阻丝熔断状态进行扫描电镜(sem)分析：数据组a的熔丝还有残余，熔丝熔断不够完整，对应r_post的电阻值偏低；数据组b的熔丝基本熔断,对应正常的r_post数值；数据组c熔丝烧断，且阴极中的电子包括圆形的触点推向阳极，即发生了过烧的现象，对应偏大的r_post电阻值。
[0093]
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。