10G以太网接口（一）：基本知识 - 知乎

耽搁了很久，终于开始介绍在FPGA上实现一些高速接口了，本系列主要介绍的是如何在FPGA上实现10G以太网接口，当然25G或者更高速率的以太网接口的实现流程和这个系列所要说的基本一致，可以参考。
本系列和上篇文章一样还是翻译自Xilinx提供的IP核的手册，不忘IP手册翻译大师的本分。

本系列将会分为：基本知识、接口的基本结构、IP核的配置、接口的测试与使用等章节。

接下来就正式介绍高速以太网接口的一些基本知识，仅是笔者的理解，理解不足之处还望指正。

什么是以太网？

我们上了这么多年网，听了无数个关于网络的名词，像是因特网、以太网、局域网、广域网、万维网、蜘蛛网等等等等，笔者也不去细究这些玩意的具体含义和区别，就简单讲讲什么是以太网（Ethernet）。

按照百度百科的说法，以太网是一种计算机局域网技术[1]，就是为了给在同一局域网下不同设备之间进行通信的一项技术。

以太网标准对应于IEEE 802.3的标准中，自研制发布以来的10 Mbps标准，一直发展到了后面的100 Mbps、1000 Mbps、10 Gbps乃至现在的400 Gbps的标准，一直朝着高速的方向发展......（这部分吧啦吧啦一些背景），总之就是越快越好，有谁嫌弃自己的网速快呢。

这个系列提到的10G以太网接口也是目前是数据中心等场所应用较为广泛的接口，而10G以太网就是以太网诸多标准中对应速率的一种，就是能跑10 Gbps的以太网。

以太网帧结构

我们知道看小电影和玩游戏的画面是一帧一帧显示的，常说卡成PPT不过就是肉眼可感知到每一帧图像的显示，而网络数据在传输时也是一帧一帧数据进行传输的。但与一帧视频代表一张图像不同，以太网帧的内容是按照既定的规则组成的。下图就是以太网帧的基本组成，以IP数据报为例的以太网帧结构。

以太网帧结构

从上图中可以看出：

• 以太网帧在物理层包括了7字节的前同步码、1字节的帧开始定界符和MAC帧；
• MAC帧包括了6字节的目的地址、6字节的源地址、2字节的类型、46～1500字节的数据报文和4字节的FCS，一般来说MAC帧的长度在64-1518字节；
• 对于更上一层结构根据数据报的内容规则不同有所区别，因为本系列只研究以太网接口，故更上层不做赘述。

在实际网络通信过程中，为了解决网络传输的复杂性，从应用层来的数据就是这样层层封装，两转三转四五六七八转，达到物理层用于物理上实际传输时的数据包就变成这样了，作为人类看起来可能会觉得很复杂，但是对于喜欢规则的机器或者程序而言就很方便了。一个大文件也是这样切成一帧一帧的数据帧层层封装用于传输。

10G以太网OSI参考模型

前面简单介绍了什么是以太网以及以太网数据帧的结构，本来这小节将讲OSI的，但考虑到是讲10G以太网接口，故直接就介绍10G以太网OSI参考模型一并带过了。

OSI即开放系统互联(Open System Interconnection)，把网络通信的工作分为7层，分别是物理层，数据链路层，网络层，传输层，会话层，表示层和应用层[2]。层与层之间相对独立，这样工作在对应层的硬件设备或是程序模块可以各自独立进行设计。

下图就是10G以太网OSI参考模型[3]，以太网接口就工作在物理层和数据链路层上。

IEEE Std 802.3-2012 Ethernet Model

其中：

• 10GBASE-R标准对应的传输介质为光纤等，10GBASE-KR标准对应的是背板，两种标准所对应的结构有所区别；
• 物理层一般包括PMD、PMA和PCS，分别实现物理连接、串化/解串和64B/66B编解码；
• 由于10G采用的是64B/66B编码，故10 Gbps速率的数据经编码后在介质上传输的实际速率为10.3125 Gbps；
• 数据链路层包括RS、MAC等，分别实现MII连接和MAC层数据流控制、检错等；

10G以太网接口也就包含上述介绍的部分，在接下来的（二）中也会再次详细介绍，其他子层就不做介绍了。

前面所提到的以太网帧结构就是在这些子层中完成封装的，而以太网接口实质上只做对MAC层以上的子层所封装的数据帧进行与外部物理介质的传输这样的一个过程，对于数据内容不关心，只关心传输是否正确。

Xilinx FPGA的高速串行收发器

高速串行收发器？好像在哪儿提过，对，就是在前一篇文章提到过使用IBERT工具去测试高速串行收发器的通信质量，忘记了的可以再去复习复习⬇️。

十二点过九分：在开始高速接口前，我们来试试IBERT测试吧！63 赞同 · 22 评论文章正在上传…重新上传取消

但这篇文章只是提了一嘴，但是基本没讲啥是高速串行收发器，在这一小节里讲简单说说Xilinx FPGA的高速串行收发器。

高速串行收发器，Xilinx的FPGA中将其称为GT（Gigabit Transceiver），也就是能跑Gbps以上的收发器，从词的组成来说分为高速串行和收发器。

先讲讲高速串行，串行好理解，就是就是一连串一个时间只传1个数据的数据流。那么高速呢？Xilinx FPGA的高速串行收发器到底能跑多快？下面这张图就是常见的几个高速串行收发器对应的速率，当然实际上在不同的FPGA上实际对应的速率有所差距。

高速收发器及其对应速率

然后再讲讲收发器，收发器就是既可以接收数据，也可以发送数据（像是说废话）。

那么问题来了，能跑这么快的收发器是怎么实现的？这又要扯到SerDes技术，就是前面PMA层实现的功能，感觉没完没了了，这篇文章就不详细说明SerDes技术是个啥了（可以参考一些相关的书或者等专栏其他文章会不会提这事），我们只要知道这么快的“串口”在SerDes技术的一番操作下就能跑这么快就好了。

我们有了10G以太网的基本知识，又有了高速串行收发器的加成，那么把它俩怼一块，10G以太网接口不就出来了嘛。是的，我们只要使用具有高速串行收发器的FPGA，就能在上面实现一个10G以太网接口。但，前提是，高速串行收发器的速率需要在10.3125Gbps以上，那么使用GTX、GTH和GTY收发器就可以实现了。

10G以太网接口（一）：基本知识 就介绍到这儿，（二）、（三）、（四）如下 。

十二点过九分：10G以太网接口（二）：接口的基本结构68 赞同 · 7 评论文章正在上传…重新上传取消

十二点过九分：10G以太网接口（三）：IP核的配置32 赞同 · 6 评论文章正在上传…重新上传取消

十二点过九分：10G以太网接口（四）：测试与使用38 赞同 · 15 评论文章正在上传…重新上传取消

写在最后：

以上基本介绍了在FPGA上实现10G以太网接口之前需要了解的基本知识，虽然废话讲得多，但所介绍的内容还很不全面，时间允许的话再翻翻书加以补充了。

当然，作为一个新手，在很多知识上还需要学习一个，所以在上面的这些介绍中若有不足之处，还望批评指正～

参考

1. ^https://baike.baidu.com/item/以太网
2. ^开放式系统互联_百度百科
3. ^Documentation Portal