HLS（High-Level Synthesis）详解——循环体并行优化

虹科FPGA

于 2020-09-29 18:12:41 发布

阅读量3.8k

点赞数 4

分类专栏： # 高级综合HLS 文章标签： fpga hls 并行计算

本文链接： https://blog.csdn.net/weixin_49617016/article/details/108872840

版权

本文详细介绍了HLS（High-Level Synthesis）如何通过流水线、展开、合并等方法优化循环体，提升硬件加速效果。重点讨论了循环合并、嵌套循环的处理策略以及rewind、tripcount directive等特殊优化技术，旨在帮助读者理解并应用HLS提高计算速度。

摘要由CSDN通过智能技术生成

HLS高级综合能够实现软体代码的硬件加速，主要是因为其对代码中的循环体（for，while）等进行了并行性优化，采用流水，展开，合并，嵌套，数据流等方法，将软体中需要一步步执行的循环体，在硬件电路中实现并行化处理，从而大幅提高计算速度，正好应对当下这种高计算量的需求。

本博客讲解一下循环体优化的一些方法，以及一些特殊循环体的优化（嵌套for循环，变量边界循环体），参考b站赛灵思官方HLS介绍视频。

参数指标

综合报告参考的指标参数，较为重要，如下图：

Loop Trip Count：循环总次数

Loop Iteration Latency：每次循环占用时钟周期

Loop Iteration Interval（Loop II）：两次循环之间的间隔

Loop Latency：整个循环的时钟周期

立减 ¥

4
点赞
踩
11

收藏

觉得还不错? 一键收藏
0
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

专栏目录

参与评论您还未登录，请先登录后发表或查看评论

博客

camera-link相机模拟器：仿真相机生成图片数据流

05-27

2021

CamSim™是一个灵活的高性能相机模拟器，可为图像采集卡生成Cameral Link或CoaXPress视频流和测试图案。该系统支持所有Camera Link™规范v2.0配置、CoaXPress标准规范1.1版和任何所需的用户接口。该相机模拟器可以实现在一个低成本的安静的实验室环境中进行大部分机器视觉的项目开发。因此，CamSim可以极大地提高生产力，降低了开发视觉和成像系统的总体费用。同时CamSim数据流重复能力确保算法得到验证，并在相关的输入下按预期工作。此外，一旦检测到一个罕见的错误，其各自

博客

图像采集卡 | 以每秒千兆像素的速度进行图像处理

05-20

2048

以每秒千兆像素的速度进行图像处理利用新型的处理硬件架构，以10至100 Gbit / s或更高的速度处理视频流.背景诸如3D成像，虚拟现实和广播之类的高级视觉系统依赖一个或多个高分辨率，高速相机。这些摄像头系统每秒捕获并传输多个千兆像素，这些像素需要实时处理或压缩。尽管摄像头传感器技术和支持接口正在迅速发展，但是传统的基于PCIe/CPU/GPU的PC体系结构却缺乏以这种数据速率捕获，处理和存储图像所需的性能。基于高端FPGA的图像采集卡具有超快的收发器和巨大的板载内存带宽，为实时处理和

博客

FPGA加速卡：从芯片板卡到系统集成

05-20

1129

应用广泛的FPGA芯片板卡支持各种接口、协议，提供超高速并行化数据处理能力，作为加速数据处理的重要组件，FPGA已经开始了它在数据中心领域的广泛使用。除了像边缘数据采集传输、处理之外，FPGA也逐渐开始进入其他类型和规模的数据中心，并在大数据处理、AI、网络功能加速等领域扮演者重要的角色。基于FPGA的应用系统集成在这些基于大数据浪潮的全新应用中，FPGA厂商也在不断的探索和尝试新的FPGA推广方法。他们的最终目的非常简单，就是让更多的用户使用自己的FPGA产品。但在这个过程中，我们可.

博客

HawkEye-20G：20 Gbps Arria-10 FPGA加速卡

04-02

677

HawkEye是基于Intel Arria 10 FPGA的薄型PCIe加速器。该平台拥有高达18 GB的DDR4板载内存，2条SFP +链接，最高速度为28 Gb / s，以及一个PCIe x8 Gen 3主机接口。 Arria 10 FPGA可提供多达480K LE和IEEE浮点功能。 HawkEye的内存方案包括嵌入式SRAM内存，其吞吐能力高达128 TB / s，1-2 GB DDR4和高达16 GB的DDR4 SoDIMM（仅适用于480个设备）。 DDR存储器可以同时通过多达48个并行端口进行

博客

超紧凑FPGA模块 | 超高性能Stratix10MX HBM2模块——Proc10M

03-26

814

Proc10M的大型FPGA、巨大的内存带宽和1,600Gb/s的IO相结合，实现了前所未有的处理水平、系统紧凑性和性价比。 Startix10 MX比分立DDR4和QDR存储器提供10倍以上的DRAM和SRAM带宽。Proc10M模块旨在使这种强大的技术在计算机、嵌入式系统和边缘计算中易于使用和立即获得。

博客

FPGA高性能可扩展计算加速器 | 虹科Proc10S

01-22

835

FPGA高性能可扩展计算加速器——虹科Proc10S将数据处理能力推向新的高度，其单精度峰值性能高达10 TFLOPS。 Proc10S具有Intel Stratix 10 FPGA，具有多达280万个逻辑元素，260 GB DDR4内存以及SoC四核 64位ARM Cortex-A53 MPCore处理器的选件。

博客

机器视觉 | FPGA | 基于Camera Link的帧抓取和图像处理功能板卡——HawkEye-CL

01-15

1095

HawkEye-CL Camera Link帧抓取和图像处理系统HawkEye-CL 帧捕获和实时图像处理系统提供了支持最苛刻的视觉和成像应用所需的核心基础设施。HawkEye系列提供了许多选项来满足多样化的应用需求，从即插即用的高性能图像采集卡到包括采集、开放式FPGA图像处理和灵活的自定义摄像头接口的完整系统解决方案。HawkEye-CL符合Camera Link修订版2.0，并支持80位Camera Link模式，包括10位/ 8抽头和8位/ 10抽头模式。 HawkEye-CL系列基于P

博客

FPGA计算加速板卡 | Proc10A PCIe x8 (Gen. 3)

01-08

1357

FPGA计算加速板卡| Proc10A PCIe x8 (Gen. 3)关键特性·Altera Arria 10 FPGA (GX, SX), 1150·PCIe x8 Gen. 3 或独立·高达 15个14.2 Gb/s 可重新配置的收发器，支持多种协议和数据速率·外形尺寸：PCIe半长·高达每瓦40 GFLOPS·1个QSFP , 3个SFP+和Gidel高速连接器·多级内存结构（32+GB）内部存储器的持续吞吐量为128+TB/s，板载内存的持续吞吐量约为16 GB/s

博客

为Raspberry Pi、Arduino提供ARM&FPGA混合SoC

12-28

739

1. Snickerdoodle---高速计算FPGA平台snickerdoodle是一个边缘计算平台，可实现高完整性物联网系统的快速开发和商业化。snickerdoodle非常适合中量应用，可缩短产品开发时间。由于工程师可以使用同一个平台进行软件开发和系统测试，因此可以提供设计重用。使用snickerdoodle进行评估和开发很容易。每个snickerdoodle SoM都包含七个高密度连接器，用于I / O扩展和向许多底板之一供电。考虑到典型的snickerdoodle最终应用场景，其坚.

博客

基于FPGA的自动导航系统智能车

12-17

3626

基于FPGA的智能车自动驾驶系统设计是很多高校大学课程的热门课题，既能增强电路设计和硬件基础，还能锻炼编码能力，但也会因为FPGA板卡的尺寸问题导致固定困难，既不美观亦不便利。

博客

名片大小的FPGA？方便固定又坚固耐用

12-04

682

是否因为FPGA板卡面积过大不好固定到设备上而烦恼？是否因缺少Wi-Fi或者蓝牙模块需要外连转接设备而烦恼？虹科为您提供仅名片大小的带有Wi-Fi和蓝牙的FPGA开发板——snickerdoodle，适用于从计算机视觉到视频编码和处理，再到自动化，机器人技术，实时控制等。

博客

虹科FPGA|更便捷的开发调试&更直观的总线性能分析

11-27

626

虹科为您提供优质的FPGA调试工具以及AMBA(AXI)总线性能分析工具，帮助FPGA开发设计更便捷的调试，大幅缩短调试周期；为SoC和ASIC开发提供更精准的AXI总线性能分析，提高总线利用率。

博客

FPGA调试工具|缩短FPGA视频处理调试周期

11-18

1131

用户进行帧图像处理设计随着工程需求的提高变得越来越复杂，复杂的设计变得越来越难以调试：在何处设置探针，重复进行编译，放置和布线，查看，重置探针，一遍又一遍。调试中重复过程花费时间过多，很少有时间调试根本原因。，使用虹科FPGA调试工具在视频处理设计中进行调试并大幅缩短调试周期

博客

FPGA调试工具：调试图像处理中的错误

11-13

759

VSTAR能够检测到图像旋转处理电路读取/写入的地址中的缺陷。探测到的信号是AXI的写入地址，并检查了某些位的周期性变化。通过使用VSTAR的自动规则提取功能提取的规则，而无需设置任何用户触发条件，可以自动检测有缺陷的部分并获取波形。通过检查波形，我们能够发现电路缺陷。

博客

虹科AXI性能监视器辅助zynq开发调试

11-11

2115

APM，AXI Performance Monitor，AXI性能监视器。AXI（Advanced eXtensible Interface）是一种面向高性能、高带宽、低延迟的片内总线，能够使SoC 以更小的面积、更低的功耗，获得更加优异的性能。APM是专门针对赛灵思的zynq开发设计进行的调试，监控运行中AXI总线上数据传输性能，从而在调试过程中有针对性的提高AXI总线利用率。

博客

图形SoC添加USB控制器IP | 使用varon在事务级别监视AXI

11-04

609

1. 项目概述项目概况：• 现有的消费类图形SoC +添加USB控制器IP–许多用于图形的AXI4总线主控–2个DDR控制器（AXI4从站）–AXI互连（AXI4）–USB IP（AXI4主设备）问题：• 新SoC的DDR上需要以更高的成本确保更高的带宽，或者需要确认带有两个DDR控制器的现有总线互连系统中的USB是否有足够的空间。✓USB IP的AXI事务应在微帧内（125微秒）。✓现有的图形IP的AXI事务应采用VSYNC（帧同步）（60 FPS）。• .

博客

利用vstar捕获FPGA设计中的信号进行逻辑调试

10-29

633

vstar是一款fpga逻辑分析工具，能够根据源代码自动提取事件转换规则，监测添加到vstar IP的信号发生顺序以确定设计是否存在逻辑错误，缩短开发调试周期。

博客

VSTAR设计窗口及监测信号的选择

10-23

1750

通过状态机转换和定时间隔自动生成设计规则，VSTAR能够监测FPGA上信号序列的发生顺序以及从而判断用户设计是否存在逻辑错误或者系统漏洞，能够大幅缩短调试周期。对于使用Xilinx FPGA的系统，通过嵌入VSTAR IP来检测信号序列是否正常。本节主要介绍VSTAR的设计窗口（Design Window）及如何嵌入VSTAR IP并选择监测信号。1. 设计窗口在VSTAR 快速启动窗口选择vivado项目文件（.xpr文件）之后，将打开设计窗口。可为待调试的目标定义实例或信号。1.1 RTL.

博客

FPGA信号序列监测工具——VSTAR

10-21

1080

VSTAR是一款通过监测FPGA上信号序列的发生顺序从而判断用户设计是否存在逻辑错误或者系统漏洞，能够大幅缩短调试周期。本节详述了VSTAR的工作原理，带你进一步了解虹科VSTAR。

博客

VARON安装教程（Linux-CentOS系统）

10-14

2116

VARON安装要安装VARON，必须安装Qt。 VARON监视器GUI需要Qt 5.12.2，但CentOS的默认qt5-qtbase软件包版本是5.9。本文将逐步介绍Qt安装，VARON监视器GUI安装和VARON许可证管理器安装。1.1 下载Qt 5.12.2并运行安装程序首先，应通过以下命令安装EPEL附加软件包。％sudo yum install epel-release接下来，应通过以下命令下载Qt 5.12.2。％wget https://download.qt..