PCIe LTSSM&Layer&Packet

Amelie_yalili 已于 2023-05-09 09:28:21 修改
阅读量1.4k 收藏 31
点赞数 3
文章标签： pci-e
于 2023-03-14 11:46:29 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接： https://blog.csdn.net/weixin_37160065/article/details/129522305
版权

目录

1、LTSSM

2、Layer

3、packet

        transaction layer：TLP

        data link layer：DLLP

physical layer：Ordered Set

 颜色有一定的对应关系，不一定完全正确，仅限于个人理解，有误请指出~

1、LTSSM

        一个设备从上电正常从detect到L0的过程

        1）首先是detect到对方，这个过程在分析仪上只有一个link up。如果想看到具体的可以使用示波器测detect信号，有时候不建链maybe与detect信号有关系，主要上升/下降时间和保持时间，如果一直停留在detect和polling中间可以试试将detect bypass

  (3条消息) PCIE 设备在位检测机理_pcie detect_校哥-5207的博客-CSDN博客

(3条消息) PCIE switch与device不link问题_pcie detect波形_硬件技术交流的博客-CSDN博客

        2）随后双方进入polling，这个阶段是bit锁定和symbol锁定，个人理解就是能“听懂”对方，正确识别到各个symbol为止。

        In this state, bit lock and Symbol lock are established and Lane polarity is configured.（spec 4.2.5.2）

        为避免测试进入polling.compliance，要配置允许电气探测宽度与协商宽度不一致。

         3）随后进入configuration，双方协商宽度，link number、lane number；两者在polling阶段都被填充为PAD symbol；最开始协商link number，后续协商lane number；

lane number：一般和物理lane数对应，x8设备一般就是lane0-lane7；

link number：如果lane需要分组需要使用，比如lane0-3接一个设备，lane4-7接一个设备，那么lane0-3可以协商为link 0，lane4-7 协商为link 1；当然，协商过程是先协商link number再协商lane number的；在目前我的实际应用中，link number一般都是一个固定的数，没有对lane进行分组，一般都是0(下图。。。是8，所以不分组的时候是几没啥作用)；

        In Configuration, both the Transmitter and Receiver are sending and receiving data at the negotiated data rate. ①The Lanes of a Port configure into a Link through a width and Lane negotiation sequence（link width，lane number）. Also, ②Lane-to-Lane de-skew must occur(COM字符), scrambling can be disabled if permitted, ③the N_FTS is set, and the Disabled or Loopback states can be entered.（spec 4.2.5.3）

 

         Downstream Lanes（Upstream Lanes（同 downstream port））

The next state is Configuration.Idle immediately after all Lanes that are transmitting TS2 Ordered Sets receive eight consecutive TS2 Ordered Sets with matching Lane and Link numbers (non-PAD) and identical data rate identifiers (including identical Link Upconfigure Capability (Symbol 4 bit 6)), and 16 TS2 Ordered Sets are sent after receiving one TS2 Ordered Set. （spec 4.2.6.3.5.1）

 

         4）如果设备支持的最大速率是gen1，configuration之后就会进入L0；如果支持的最大速率是gen2/gen3/gen4，会进入recovery 进行切速，切速到gen3/4的recovery过程一般会进行EQ；recovery之后就进入L0，开始正常的DLLP，TLP发送接收了。

        4.1)  Recovery.RcvrLock

        In Recovery, both the Transmitter a

最低0.47元/天 解锁文章
Amelie_yalili
关注 关注
  • 3
    点赞
  • 踩
  • 31
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
PCIe PHYMAC--LTSSM详细讲解
maxwell2ic的博客
08-22 8262
Phy layer框图 Byte striping of Tlp（transaction layer package），dllp（data link layer package），os（ordered set） 下面是典型的tlp，dllp，os的格式。 Ltssm Detect 检测电气连接 Pipe_txdetrx，差分线波形 检测端接阻抗，以确定是否有电气连接 Polling 实现bit lock Polling.active tx在gen1速率下至少发1024个ts1，让对端rx实现b
Android XMPP通讯自定义Packet&Provider
09-01
Android XMPP通讯自定义Packet&Provider是Android平台上实现XMPP（Extensible Messaging and Presence Protocol）协议通信的关键技术。XMPP是一种基于XML的实时通讯协议，广泛应用于即时消息、在线状态和数据交换。...
PCIe物理层链路训练和初始化（详细）总结附图文解析-PCIe专题知识（三）
Luckiers的博客
05-04 7804
本文主要介绍PCIe物理层链路训练和链路初始化的详细过程。物理层实现了链路训练（Link Training）和链路初始化（Link Initialization）的功能，这一般是通过链路训练状态机（Link Training and Status State Machine，LTSSM）来完成的主要流程为上电后两侧根据PCIe总线协议进入LTSSM流程;该过程是一套硬件自动化的流程，链路双方自动协商速率和宽度，调节发送和接收参数，从而达到最佳信号质量。1、初始状态，探测对方是否存在。
PCIe LTSSM(链路训练状态机Link Training and Status State Machine)
cy413026的博客
07-18 705
接口速度决定SSD的性能上限。为避免PCIe链路以较低的速率工作导致PCIe SSD性能下降（如PCIe 4.0的SSD以PCIe 1.0速率工作），自PCIe 2.0开始，PCIe SSD在初始化过程中，会在链路训练（Link Training）阶段进行链路信号质量、速率、链路宽度的调节，它由链路训练状态机（Link Training and Status State Machine，以下简称LTSSM）自动完成。在首次进入L0后，如果PCIe两端设备均支持更高的速率，则会进入Recovery状态。
LTSSM
最新发布
weixin_58083606的博客
04-15 286
PCIe 设备通过交换 LTSSM 号码来告知对方当前的状态，从而协商出最佳的通信参数。通常，在初始化时，两个设备会经过训练阶段，通过成功完成 LTSSM 状态转换来建立正常的链路连接。LTSSM 的状态由不同的状态码表示，每个状态码代表了特定的状态和动作。它是用来管理 PCIe 设备之间建立和维护通信链路的状态机。其主要目标是使各个设备能够以一致且可靠的方式进行通信，并确保链路的稳定性和性能。需要注意的是，LTSSM 是 PCIe 技术的一部分，与具体的硬件实现和 PCIe 规范有关。
pcie link/lane number negotiation
zhubeifen_521的博客
11-03 1754
pcie link/lane number negotiation 在Configuration状态, link和lane数目切换过程由Downstream端口发起，而Upstream端口不会主动发起，只作为回应。 Link number协商过程： 1. Downstream端口发送TS1，对于所有的lane, link number设为N，Lane number设为PAD； 2. 进入Configuration状态后，Upstream端口开始发送TS1，link number和lane numbe
PCIe实践之路：BAR空间和TLP
热门推荐
叶玄青的博客
07-02 4万+
上一篇文章中写到每个PCIe的function都有自己的configuration space，其实就是配置寄存器了（这个当然是要有的了，不然软件要怎么玩？只不过PCIe的配置寄存器要通过tlp才能去访问）。其实PCIe设备是有自己独立的一套内部空间，不仅仅是配置空间，包括每个设备提供哪些I/O地址，memory地址。而BAR（Base Address Register）就是用来表征这些地址空间的。
【PCIE体系结构十三】LTSSM
highman110的博客
06-09 3510
详述PCIE物理层LTSSM各个状态
PCIE学习笔记（三）事务层协议
gostman的专栏
01-26 3292
本文主要内容来自PCI_Express System Architecture 第四章“Packet-Based Transactions”内容学习。 事务层包（TLP）概述 前面介绍过TLP包主要四种类型为： 内存Memory IO 配置Configuration 消息Message 对memory的读写包分为读请求包和响应包、写请求包（不需要存储器的响应包）；I/O类型的读写请求都需要相应包；配置类型的包的读写请求也有响应包。这些包请求还可以按属性来分类：NP-nonposted, 即请求需
PCIe链路训练link training--举例波形分析
Lucky
03-30 9988
1. 时钟与接口速率关系 DUT采用synopsys PCIe Controller IP 作为End Port。DUT一共有4条Lane, Pipe Width 为32bit, PCIe最大速率为Gen4.0。 其中波形中以rc_xx为标志的信号均为rc侧pipe interface, 比如rc_rate表示当前接口速率： 3‘b000 : 表示为PCIe Gen1 3’b001 : 表示为PCIe Gen2 3’b010 : 表示为PCIe Gen3 3’b011 : 表示为PCIe Gen4 P
SSD：PCIe&NVMe;基础---思维导图详解
02-22
思维导图详细解析SSD相关基础知识。 PCIe协议栈：Transaction Layer：事务层，Data Link Layer：数据链路...PCIe 数据包TLP（Transaction Layer Packet）详细解析； NVMe协议解析：SQ，CQ，DB； 主机读写SSD流程详解。
usb transfer&transaction&packet 关系
08-26
描述了usb transfer，transaction，packet和frame的关系，对理解usb spec很有帮助
Cisco Packet Tracer 8.2.2 X64
03-11
当系统提示您登录并使用 Cisco Packet Tracer 8.2.2 时，在登录服务器下拉框中选择China 。 然后单击蓝色的 Cisco Networking Academy 图标开始登录过程。 在登录屏幕中输入所需的详细信息。 当登录屏幕关闭时，您已...
PCIE总线理解笔记
qq_42254853的博客
10-24 2万+
基本介绍 PCI的EP和RC分别对应从模式和主模式，普通的PCI RC主模式可以用于连接PCI-E以太网芯片或PCI-E的硬盘等外设。RC模式使用外设一般都有LINUX 驱动程序，安装好驱动基本都能正常使用。但是对于SOC芯片本身能做EP有能做RC 两者如何互相通信可能就需要对PCIE的使用和基本原理有所了解才能较好的使用。 先了解几个定义： TLP TLP（Transaction Layer Packet）据包的描述被定义为事务层数据包 (TLP)，它与 ​​PCIe 的最上层有关。数据链路层负责
PCIe链路训练学习 （持续更新中）
DAzhutizi_a的博客
10-31 2243
，则下一个状态是polling active。②然后向使用该链路的所有“未检测成功的lane”向对端重新发送“Receiver Detection Sequence” 如果与第一次检测结果相同，物理层将这些“不使用的lane”设置成Elecctrial Idle 状态 进入polling状态，否则进入Detect Quiet状态。该状态的主要作用是调整PCIe链路使用的数据传输速率，当一个PCIe链路两端的设备支持高于2.5GT/s的数据是传送乐意首先进入该状态，改变PCIe链路的数据传送率。
【PCIE】链路训练的TS训练序列解释
逆风水手的博客
07-07 1395
TS1和TS2有序集合是PCIe（Peripheral Component Interconnect Express）协议中使用的一种特殊数据包格式。这些有序集合用于在PCIe链路的训练阶段进行通信和控制。TS1（Training Sequence 1）有序集合：TS1有序集合是一个8个字符长的数据包，用于在链路训练开始时进行初始化和同步。TS2（Training Sequence 2）有序集合：TS2有序集合是一个32个字符长的数据包，用于进一步训练和调整链路的参数，以提高数据传输的可靠性和性能。
PCIe之LTSSM-Polling
weixin_45176819的博客
09-04 1318
PCIe；LTSSM；Polling；
pcie gen1 gen2 gen3 gen4
06-28
### 回答1： PCIE是计算机主板上的扩展插槽，可以用于连接不同的硬件设备，比如显卡、网卡、声卡等。而PCIE Gen1、Gen2、Gen3和Gen4则是不同版本的PCIE协议。 PCIE Gen1是PCIE的第一个版本，传输速率为2.5GT/s，也就是每秒可以传输2.5个亿个数据位。PCIE Gen2的速率是Gen1的两倍，为5GT/s。PCIE Gen3的速率是Gen2的两倍，为8GT/s。最新的PCIE Gen4则是PCIE Gen3的两倍，速率高达16GT/s。 通常情况下，使用速度更快的PCIE版本可以提高设备的数据传输速度，加快计算机的运行效率。不过，设备的速度也要与主板的PCIE插槽兼容，否则速度可能会被限制。 ### 回答2： PCI Express（PCIe）是连接计算机内部设备的高速数据总线，可以提供比传统PCI总线更高的带宽和速度。PCIe 也是一种技术标准，随着技术进步，PCIE 也有了不同的版本。 PCIe Gen1： PCIe Gen1是首次推出的规范，它在2003年问世，并且是第一个普及的规范。它有1个数据传输通道，速度为2.5GT/s，每个通道传输带宽为250MB/s。虽然它是第一代规范，但是它的速度已经比PCI总线提高了近8倍。PCIe Gen1已经被用于许多设备，如显卡、网卡、硬盘控制器等。 PCIe Gen2： PCIe Gen2在2007年推出，它的速度是PCIe Gen的两倍，达到了5GT/s的传输速度。它的每个通道传输带宽也达到了500MB/s，效率大大提高。PCIe Gen2比Gen1更节能，是更好的选择。PCIe Gen2被广泛应用于数据存储网络设备、服务器和数据中心。 PCIe Gen3： PCIe Gen3在2010年推出，速度比PCIe Gen2快了2倍，达到了8GT/s。每个通道传输速度为1GB/s，是PCIe Gen2的两倍。PCIe Gen3有更低的延迟和更大的带宽，更能满足高速传输的需求。目前，PCIe Gen3是PC、服务器、显卡、网卡、硬盘控制器等设备最常使用的规范。 PCIe Gen4： PCIe Gen4是最新的技术标准，它在2017年问世。它的速度是PCIe Gen3的两倍，达到了16GT/s。每个通道传输速度为2GB/s，比PCIe Gen3快一倍，使得数据传输速度更快，延迟更低。PCIe Gen4能够更好地支持高速网络、数据中心和虚拟化，提供更可靠的连接。 总的来说，PCIe Gen的版本越高，速度越快，每个通道传输带宽也越大。PCIe Gen的不断升级，使得计算机设备的传输速度更快，性能更好，提高了计算机的整体效率和可靠性。 ### 回答3： PCIE是指"Peripheral Component Interconnect Express"，即外围设备互连快速适配器接口。PCI-E是以前的PCI总线的升级版，它拥有更高的带宽和更快的速度，以支持现代计算机的高性能需求。 PCI-E是一种点对点连接，每个插槽都有一对发送和接收线路，它在许多不同设备类型和应用中被广泛使用，包括显卡，存储设备和网络接口。 PCI-E标准分为四个不同的版本：Gen1，Gen2，Gen3和Gen4。每个版本都增加了速度和带宽，并提高了性能。 PCI-E Gen1的速度为2.5 GT/s，每个差分对带宽为250 MB/s，总带宽为一组16通道为40 GB/s。 PCI-E Gen2的速度为5 GT/s，每个差分对带宽为500 MB/s，总带宽为一组16通道为80 GB/s。 PCI-E Gen3的速度为8 GT/s，每个差分对带宽为1 GB/s，总带宽为一组16通道为128 GB/s。 PCIE Gen4的速度为16 GT/s，每个差分对带宽为2 GB/s，总带宽为一组16通道为256 GB/s。 随着PCIE版本的不断升级，它可以支持更先进的技术，如高清视频，3D图形和虚拟现实。同时，每个版本的兼容性与之前的版本无损。 在选择PCIE设备时，考虑到PCIE的版本是非常重要的，因为它决定了设备的性能、速度和兼容性。 当然，还有其他的因素需要考虑，如功耗和电源需求等。 在未来，PCIE Gen4和PCIE Gen5将继续推出，以满足持续增长的高性能计算需求。最终，PCIE的不断发展将在计算机领域发挥着重要的作用，并且越来越重要。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
写文章

热门文章

  • latex——小白学习经验 22517
  • CVPR 2018 paper ---object detection 7766
  • PCIe Configuration Space基础知识学习 6603
  • AD14.2中文画pcb板子的笔记 3204
  • 离线安装gcc 2836

分类专栏

  • 经验分享 4篇
  • 文献阅读 2篇
  • 阅读总结 2篇
  • 学习笔记 6篇

最新评论

  • PCIe AER（一）

    Amelie_yalili: 配置空间里的

  • PCIe AER（一）

    闻一鸣: Headerlog是tlp包里面的吗

  • latex——小白学习经验

    千年老曹: 不错哦

您愿意向朋友推荐“博客详情页”吗？

  • 强烈不推荐
  • 不推荐
  • 一般般
  • 推荐
  • 强烈推荐
提交

最新文章

  • PCIe AER （二）
  • PCIe AER（一）
  • Test 68-10 Data Link Feature Packet
2023年4篇
2022年2篇
2021年1篇
2020年1篇
2019年1篇
2018年4篇

目录

目录

评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值

深圳SEO优化公司光明seo网站推广大运seo优化观澜英文网站建设南联seo优化松岗百度关键词包年推广坪地网站定制石岩推广网站布吉百姓网标王沙井网站优化排名西乡网站改版龙岗百度关键词包年推广大芬网页制作永湖百度爱采购深圳阿里店铺托管石岩网站推广系统大运高端网站设计广州seo坪地企业网站制作南澳SEO按效果付费塘坑百姓网标王爱联网络广告推广塘坑关键词按天计费横岗网站优化按天扣费沙井百度关键词包年推广大浪关键词排名坪山网站推广工具福田网页设计丹竹头企业网站设计东莞网站设计模板荷坳百度网站优化歼20紧急升空逼退外机英媒称团队夜以继日筹划王妃复出草木蔓发 春山在望成都发生巨响 当地回应60岁老人炒菠菜未焯水致肾病恶化男子涉嫌走私被判11年却一天牢没坐劳斯莱斯右转逼停直行车网传落水者说“没让你救”系谣言广东通报13岁男孩性侵女童不予立案贵州小伙回应在美国卖三蹦子火了淀粉肠小王子日销售额涨超10倍有个姐真把千机伞做出来了近3万元金手镯仅含足金十克呼北高速交通事故已致14人死亡杨洋拄拐现身医院国产伟哥去年销售近13亿男子给前妻转账 现任妻子起诉要回新基金只募集到26元还是员工自购男孩疑遭霸凌 家长讨说法被踢出群充个话费竟沦为间接洗钱工具新的一天从800个哈欠开始单亲妈妈陷入热恋 14岁儿子报警#春分立蛋大挑战#中国投资客涌入日本东京买房两大学生合买彩票中奖一人不认账新加坡主帅：唯一目标击败中国队月嫂回应掌掴婴儿是在赶虫子19岁小伙救下5人后溺亡 多方发声清明节放假3天调休1天张家界的山上“长”满了韩国人？开封王婆为何火了主播靠辱骂母亲走红被批捕封号代拍被何赛飞拿着魔杖追着打阿根廷将发行1万与2万面值的纸币库克现身上海为江西彩礼“减负”的“试婚人”因自嘲式简历走红的教授更新简介殡仪馆花卉高于市场价3倍还重复用网友称在豆瓣酱里吃出老鼠头315晚会后胖东来又人满为患了网友建议重庆地铁不准乘客携带菜筐特朗普谈“凯特王妃P图照”罗斯否认插足凯特王妃婚姻青海通报栏杆断裂小学生跌落住进ICU恒大被罚41.75亿到底怎么缴湖南一县政协主席疑涉刑案被控制茶百道就改标签日期致歉王树国3次鞠躬告别西交大师生张立群任西安交通大学校长杨倩无缘巴黎奥运

深圳SEO优化公司 XML地图 TXT地图 虚拟主机 SEO 网站制作 网站优化